Data Prefetcher Overview
Cache 数据预取器简介
Custom Gem5 实现汇总
xixi 针对官方 Gem5 做的个人修改
Region Pattern Matching(AMD US12360907B2)[2025]: Region pattern-matching hardware prefetcher
AMD 专利(US12360907B2) [2025] 解读:Region Pattern Matching - 将 region 内访问 footprint 记录成 subdivision bitmap,并通过 region type / direct pattern table 在相似 region 上重放预取。
RIP-Tagged Region Prefetcher(AMD US12204459B2)[2022]: Data cache region prefetcher
AMD 专利(US12204459B2) [2022] 解读:RIP-Tagged Region Prefetcher - 用 RIP 和 cache-line offset 标记 region footprint,训练非顺序区域访问并在后续同 RIP miss 时触发预取。
Cache Architechture-Aware Cache Replacement
Cache 架构感知的替换策略简介
Prefetch-Aware Cache Replacement
预取数据通常构成 cache 的很大一部分,所以与预取器的交互是设计 cache 替换策略时需要考虑的重要因素 设计预取感知 cache 替换策略有两个主要目标: 替换策略应避免 cache pollution,这种污染是由不准确的预取引起的 替换策略应优先淘汰那些可以被预取的 cacheline ,而不是那些难以预取的 cacheline Belady 的 MIN 算法在无预取的情况下被证明是最优的,但在存在预取器的情况下是不完备的,因为它忽略了第二个设计目标:降低可预取 cacheline 的优先级 降低 Cache Pollution此类解决方案可分为两大类: 第一类从预取器获取反馈,以识别可能不准确的预取请求 此类策略通常需要与预取器进行明确的协同设计,或对现有预取器进行修改 例 1,Ishii 等人利用 AMPM 预取器的内部状态来告知预取 cacheline 的插入优先级 例 2,KPC 通过协同设计预取器来提供关于置信度和预计重用时间的反馈。这些信息随后被用于决定是将预取插入 L2 Cache 还是 L3 Cache,同时也用于确定插入 cacheline...
Multi-Core-Aware Cache Replacement
多核感知的 Cache 管理与替换策略
Criticality-Driven Cache Optimizations
Criticality 感知的 Cache 替换策略简介
Cost-Aware Cache Replacement Policies
Cost 感知的 Cache 替换策略简介
Bingo (2019 HPCA): Bingo Spatial Data Prefetcher
2019 HPCA Bingo 论文解读:用一张统一的 history table 通过长事件/短事件双重查找来兼顾 spatial prefetch 的 accuracy 和 coverage